

Atividade:

Construir um Registrador com Carga de 8 bits.

Este registrador e possíveis variações serão usados em outras atividades práticas e NEANDER.

Para construir este Registrador com Carga de 8 bits, recomenda-se construir o Registrador com Carga de 1 bit

Implementar em [VHDL e simular](#).

Envio para verificação: via Teams

Anexo: [SD] NomeSobrenomeNomeSobrenome.zip contendo os arquivos .vhdl, .ghw e gtkw utilizados.

Diagrama base para o Registrador com Carga de 1 bit:




Figura 1: diagrama do Registrador com Carga de 1 bit.

Diagrama base para o Registrador com Carga de 8 bits:




Figura 2: diagrama do Registrador com Carga de 8 bits.

VHDL base para Registrador com Carga de 1 bit:

```
01. library ieee;
02. use ieee.std_logic_1164.all;
03.
04. entity regCarga1bit is
05.     port(
06.         d    : in std_logic;
07.         clk   : in std_logic;
08.         pr, cl : in std_logic;
09.         nrw   : in std_logic;
10.         s     : out std_logic
11.     );
12. end entity;
13.
14. architecture reg1bit of regCarga1bit is
15.     component ffd is
16.         port(
17.             d    : in std_logic;
18.             clk   : in std_logic;
19.             pr, cl : in std_logic;
20.             q, nq : out std_logic
21.         );
22.     end component;
23.
24.     signal datain, dataout : std_logic;
25.
26. begin
27.     -- envio de dataout para saída s
28.     ??????????
29.
30.     -- multiplexador
31.     -- nrw = 1 -> entrada principal de interface d
32.     -- nrw = 0 -> saída temporária dataout (mantém estado)
33.     ??????????
34.
35.     -- instância do reg
36.     u_reg : ffd port map( ?????????? );
37.
38. end architecture;
```

VHDL base para Registrador com Carga de 8 bits:

```
01. library ieee;
02. use ieee.std_logic_1164.all;
03.
04. entity regCarga8bit is
05.     port(
06.         d   : in std_logic_vector(7 downto 0);
07.         clk  : in std_logic;
08.         pr, cl : in std_logic;
09.         nrw   : in std_logic;
10.         s    : out std_logic_vector(7 downto 0)
11.     );
12. end entity;
13.
14. architecture reg8bit of regCarga8bit is
15.     component regCarga1bit is
16.         port(
17.             d   : in std_logic;
18.             clk  : in std_logic;
19.             pr, cl : in std_logic;
20.             nrw   : in std_logic;
21.             s    : out std_logic
22.         );
23.     end component;
24.
25. begin
26.     -- instâncias de regCarga1bit (8 vezes)
27.     u_reg0 : regCarga1bit port map( ?????????? );
28.     u_reg1 : regCarga1bit port map( ?????????? );
29.     u_reg2 : regCarga1bit port map( ?????????? );
30.     u_reg3 : regCarga1bit port map( ?????????? );
31.     u_reg4 : regCarga1bit port map( ?????????? );
32.     u_reg5 : regCarga1bit port map( ?????????? );
33.     u_reg6 : regCarga1bit port map( ?????????? );
34.     u_reg7 : regCarga1bit port map( ?????????? );
35.
36.     -- como alternativa e sugestão, é possível trocar as 8 linhas anteriores
37.     -- por um generate do VHDL!
38.
39. end architecture;
```

Não contém VHDL base para testbench!

Sugestão:

- Reset do circuito
- Gravação do número 15 ; testar nibble baixo
- Gravação do número 240 ; testar nibble alto
- Sem gravação por 1 ciclo ; testar armazenamento
- Gravação do número 255 ; testar byte
- Sem gravação por 1 ciclo
- Gravação do número 0 ; testar byte
- sem gravação por 1 ciclo